PAT-NO: JP362272619A

POCUMENT-IDENTIFIER: JF 62272619 A

TITLE: DELAY CIRCUIT

PUBN-DATE: November 26, 1987

INVENTOR-INFORMATION: NAME NAKAJIMA, MITSUO MATSUMOTO, SHUZO

KONDO, KAZUO HORI, KAZUAKI TSUKASAKI, HISANOBU

ASSIGNEE-INFORMATION:

NAME HITACHI LTD COUNTRY N/A

APPL-NO: JP61114529

APPL-DATE: May 21, 1986

INT-CL (IPC): H03K005/13, G11B020/02 , H03K005/00 , H04N005/95

US-CL-CURRENT: 327/277

ABSTRACT:

PURPOSE: To form a delay circuit in which the load on a control power source to control a delay time is reduced, and which is easy to be controlled, by setting the power source voltage of a CMOS inverter at a constant voltage, and changing the potential of the well of a MOS transistor constituting the inverter, or a semiconductor substrate, or both of them.

CONSTITUTION: An FM-modulated video signal inputted from a terminal 16, is delayed at a delay line 11, and after that, the horizontal synchronizing signal of the signal is detected at a synchronizing separator circuit 13, and a phase comparison between a reference signal is performed at a phase comparator 14, and a signal corresponding to the dislocation of a detected time base is added on a control terminal 15. In the delay line 11, the inputs/outputs of plural number of CMOS inverters are connected in series with each other, and the control terminal 15 is connected to the back gate of a P type MOS transistor 21. At the time of changing the output voltage of the phase comparator 14 connected to the other end of the terminal 15, the potential at the back gate of the P-type MOS transistor 21 changes, and it is resulted as the change of a threshold voltage, and the ON-state resistance of the MOS transistor 21 changes. As a result, the delay time can be controlled.

COPYRIGHT: (C) 1987, JPO& Japio

⑩ 公開特許公報(A) 昭62-272619

@Int_Cl.⁴		識別記号	庁内整理番号	❸公開	昭和62年(1987)	11月26日
H 03 K G 11 B H 03 K	5/13 20/02 5/00		7259-5 J 7736-5D 7259-5 J ※審査請求	: 未請求	発明の数	1 ((全6頁)

②特 願 昭61-114529

②出 願 昭61(1986)5月21日

73発 明者 中 嶋 満 雄 横浜市戸塚区吉田町292番地 株式会社日立製作所家電研 究所内 四発 者 松 太 脩 \equiv 横浜市戸塚区吉田町292番地 株式会社日立製作所家電研 究所内 ⑫発 明 近 和 夫 横浜市戸塚区吉田町292番地 株式会社日立製作所家電研 究所内 3発 明 者 和 明 堀 横浜市戸塚区吉田町292番地 株式会社日立製作所家電研 究所内 ⑪出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地 20代 理 人 弁理士 小川 外1名 最終頁に続く

明 細 書

1. 発明の名称

遅延回路

2. 特許請求の範囲

1. 第1 導電型半導体蒸板と、その表面に収る間 隔をおいて設けられた第1の第2導電型半導体 間と第2の第2導電型半導体層と、第1及び第 2 の第 2 導電型半導体層の間の第 1 導電型半導 体基板上に絶縁膜を介して設けられた第1のゲ - ト 電 極 と 、 第 1 導 電 型 半 導 体 巻 板 表 面 に 設 け られた第3の第2導電型半導体層と、第3の第 2 導 電 型 半 導 体 層 の 表 面 に 或 る 間 隔 を お い て 設 けられた第1の第1導電型半導体層と第2の第 1導電型半導体層と、第1及び第2の第1導電 型半導体層の間の第3の第2導電型半導体層上 に絶縁膜を介して設けられた第2のゲート電極 を有し、第1導電型半導体基板、第1,第2の 第2導電型半導体層と第1のゲート電極で構成 される第2導電型MOSトランジスタと、第3 の第2 導電型半導体層、第1, 第2の第1導電

. 1 .

型半導体層と第2のゲート電極で構成される第1 導電型MOSトランジスタで CMOSインの クータが構成され、上配CMOSインパータを複成され、上配CMOSインパータを接続を 個面有し、それらの入出力が複数個面面別にの別して機成された遅延線と、遅延緩の出力を接続出する時間軸の変動を検出する時間軸誤差検出回路を少なくとも具備し、眩時間軸誤差検出回路の出力借号がCMOSインパータを構成は第1 3の第2 導電型半導体基板または第3の第2 導電型半導体基板または第3の第2 を特徴とする遅延回路。

3〜. 発明の詳細な説明

【産業上の利用分野〕

本発明は、ビデオテーブレコーダ(VTR)・ビデオディスクブレイヤ等において、再生信号に生じる時間軸変動を補正するのに好適な可変遅延回路に関する。

〔従来の技術〕

ビデォディスクブレイヤから再生された再生信 号はディスクの偏心等の影響により、また、VTR から再生された再生信号は、回転磁気へッドの回転むらの影響により、その時間軸に伸縮があり、正しい画像に再生する為には時間軸変動の補正を行なう必要がある。従来、電荷結合装置(以下CCDと記す)を用いて時間軸の補正を行なう回路の構成が公開実用新案公報 5 6 - 6 0 2 1 6 号や公開等 1 公報 5 6 - 2 0 7 4 2 2 号等に示されている。 (発明が解決しようとする問題点)

. 3 .

量の和の容量でとの様で決まる時定数でに比例する。オン抵抗 Ron は(1)式で表わすことができる。

 $Ro_N = 1 / (\frac{W}{L}Bo (Vos - Vth))$ Vcs: MOSトランジスタのゲート、ソース間電 圧、 Vth: スレッショルド電圧、W: ゲート順、 L:ゲート長、Bo:プロセスで決まる定数、(1)式 から明らかである様にMOSトランジスタのオン 抵抗 Ron は 電圧 Vgs 又は Vth が変化することによ り変化する。 電圧 Vth は M O S トランジスタのゥ エル又は茶板すなわちパックゲートの電位の変化 の平方根に比例して変化する。バックゲートに流 れる慌流は、CMOSインバータの電源の電流に比 べかなり小さな値である。その為バックゲートの 他位を変化させることにより遅延時間を変化させ る避延時間の制御は、電源電圧を変化させて行な う制御に比べ、大電流を流す為の駆動能力の大き いパッファ回路が不要となり、遅延時間の制御が 容易になる。

(発明の実施例)

羽1 図に本発明の一奥施例を示し説明する。11

れる。しかし、この回路では、同時に多数のインパータを駆動する為に、電源から流れる電流が大きく、それ故制御が困難である。また、大電流ならず、駆動能力の大きい素子を外付け個別部はで構成する必要がある。また、その大きな制御電流による他素子への妨害が発生する可能性もある。

本発明の目的は、遅延時間を側御する制御電源の負荷が軽く、制御が容易な遅延回路を提供するところにある。

(問題点を解決するための手段)

本発明では、CMOSインバータの電源電圧は、一定電圧とし、インパータを構成するMOSトランジスタのウエル又は半導体基板、もしくは両者の電位を変化することにより遅延時間の制御を行なう。

〔作用〕

CMOSインバータの遅延時間は、MOSトランジスタのオン抵抗 Ronと、MOSトランジスタのゲートに寄生する容量及び出力部拡散層の寄生容

. 4 .

は複数個のインパータを直列に接続して機成した 遅延線,12はFM復調器,13は同期分離回路、14 は位相比較器,15は遅延線11の遅延時間の側御端 子,16はビデオデイスクプレイヤの再生信号等。 時間軸の変動を含んだFM変調されたビデオ信号 の入力端子・17は出力端子である。端子16から入 力されたFM変調されたビデオ信号は遅延線11で 遅延された後、同期分離回路13でその水平同期信 号が検出され、位相比較器14において基準信号と 位相比較が行なわれ、検出された時間軸のずれに 対応した信号が制御端子15.に加えられる。時間軸 の補正動作については当業者によく知られている ため、省略する。次に遅延級11の詳細回路につい て説明する。21はP型MOSトランジスタ,22は N型MOSトランジスタ,23は電源である。MOS トランジスタ21, 22は CMOSインパータを構成す る。 遅延線11は複数個の CMOSインパータの入出 力が互に直列に接続され、構成されている。制御 端子15はP型MOSトランジスタ21のパックゲー トに接続されている。端子15の他端に接続されて

-102- · 6 ·

いる位相比較器14の出力電圧が変化すると、P型にのようシスタ21のパックケート電位がなった。 Vth)の変抗 Ron が関 EEが変化 で Vth)の変抗 Ron が関 EEが変化 で Vth)の変抗 Ron が関 EEが変化 で X と Vth)の変 E を Ron が関 E で X を M の S を Ron が関 E で X を M の S を Ron が関 M の S を Ron が Ron

期3 図には第1 図に示した CMOSインバータ1 段の半導体チップの凝構造断面図の一例を示す。 51は P 型半導体基板、32は N 型ウエル、33、34は P 型 M O S トランジスタの拡散層、35、36は N 型 M O S トランジスタの拡散層、37はゲート電極、

. 7 .

ウェル32の電位は電源電位に固定され、基板31 に接続した端子15に加える電位を変化させ制御が行なわれる。この构成に於いて拡散層36と基板31 の間でPN接合となつている為、制御端子15の電位は拡散層36の電位より低い範囲で変化させる。 この回路構成に於いても通常の回路動作に於ける 電流は蕎板31には流れず、制御端子15から流れる 電流は極めて小さな値となる。

以上はP型半導体基板で構成された例であるが、N型半導体基板を用いても構成できる。 第 6 図にその一例を示し、説明する。 61はN型半導体基板・62はP型MOSトランジを板・62はP型MOSトランジ位を板・62はP型が一ト電極のSトランジ位での電気である。 第 5 図と同様を41の電気のの電気にある。 第 5 図と同様を2 のである。 第 5 図と同様を2 である。 第 5 図と同様を2 である。 第 5 図と同様を2 である。 第 6 のでものできる。 1 のである。 1 のでものできる。 1 のできる。 1 のできる。

. 9 .

制御端子15に接続された位相比較器14から、制御端子15に流れる電流の値は電源23の電流値に比べ極めて小さい電流値である。第5図には第2図で示したN型MOSトランジスタのパックゲートに制御電源を加えて遅延制御を行なう構成のCMOSインパータの半導体基板の縦構造断面図の一例を示す。第2図及び第3図と同一符号のものは同一機能を有する。

. 8 .

る為、拡散層 66の電位よりも低い範囲で制御が行なわれる。第 5 図及び第 6 図においてN型拡散層 56,66は接地電位であるため、測御電圧は負電位となるが、電源 23,68 及びN型拡散 層 36,66 の電位を高い電位に散定すれば、制御電位は正電位で変化させることができ、他の回路プロック(図示はしてない)との接続が容易にできる。

第7図には拡板61を変化させて巡延時間を制御する構成図を示す。第3図と同一符号のものは同一機能を有する。この構成は第5図で脱明したものと同様P型MOSトランジスタの電圧Vthを変えて遅延時間の制御を行なう。この時の制御端子15に加える制御電圧は拡散版63と超板61のPN接合により、拡散層63より高い範囲で制御が行なわれる。これらの例に於いても同様に制御が容易になる。

解 8 図にはインパータをデイブレション型の M O S トランジスタで構成した場合の例を示し脱明する。 構成は乗 1 図と同じく P 型半導体基板を 用いて P 型 M O S トランジスタの電圧 Vth を変化

して遅延時間の制御を行なうものである。第4図 と同一符号のものは同一機能を有する。P型MOS トランジスタのチャンネル配分にP型の埋め込み チャンネル81を、N型MOSトランジスタのチャ ンネル部分にN型の埋め込みチャンネル82を設け、 それぞれのMOSトランジスタをディブレション 型にする。第3回及び第7回に於いて遅延の制御 電圧はインバータの電源電圧より高い範囲で変化 することを説明したが、可変範囲を広げる為にィ ンパータの電源電圧はできるだけ低くすることが 必要である。インバータの動作する電源電圧の下 限はMOSトランジスタの電圧Vthで決る。従つ てMOSトランジスタをディブレション型とし、 入力電圧が極めて小さくても、MOSトランジス タがオンしインパータとしての動作が行なわれる 根にしておけば、インバータの電源電圧は通常の 電圧 Vth の時の下限よりもかなり小さな値とする ことができる。

これにより

選延時間の

制御範囲を 広くとることができる。またそれだけでなく消費 **電力も少なくできる。インバータの消費電力Pは**

.11 .

(発明の効果)

本発明によればインパータの遅延時間をパック ゲートの電位により制御できるので、遅延時間の 制御回路の構成が容易になる。

4. 図面の簡単な説明

第1図は本発明の一実施例の遅延回路の回路図、 第2図は本発明の他の実施例の回路図、第3図, 第5図、第6図、第7図、第8図は本発明における CMOSインバータの半導体基板の断面図、第4 図はインバータの超延特性図である。

 11 ··· 選 延 級
 12 ··· F
 M 復 調 器
 13 ··· 同 期 分 帷 回

 路
 14 ··· 位 相 比 較 器
 15 ··· 制 御 端 子
 31 ··· P 型

 半 導 体 務 板
 32 ··· N 型 ウ エ ル
 61 ··· N 型 半 導体

 務 板
 62 ··· P 型 ウ エ ル


代理人 弁理士 小 川 勝 男


(2)式で表わされる。

 $f C V^2 + f \cdot \frac{V}{Ron} + V \cdot I_{DC}$ (2)

f: 動作周波数, C: 寄生容量, V: 電源電圧, Ron: MOSトランジスタのオン抵抗, Ipc: 酒産電流


. 12.





—105—

11/09/2004, EAST Version: 1.4.1



第1頁の続き

@Int_Cl_4

識別記号

庁内整理番号

H 04 N 5/95

B - 7423 - 5C

砂発 明 者 塚 崎

久 暢

横浜市戸塚区吉田町292番地 株式会社日立製作所家電研 究所内